Дочерняя карта приемника CLR-HSMC Camera Link

CLR‑HSMC Daughter Card (Terasic) — это плата расширения, которая через HSMC‑разъём даёт FPGA‑системе полноценный приёмник Camera Link. Интерфейс Camera Link широко используется в промышленном машинном зрении: он обеспечивает высокую пропускную способность и детерминированную передачу кадров с минимальной задержкой.

Ключевое преимущество карты — она берёт на себя физический уровень (LVDS‑приёмники, восстановление тактовой частоты, выравнивание каналов, обработку синхронизации), а FPGA получает структурированный поток пикселей, кадровую и строковую синхронизацию, а также служебные сигналы. В результате разработчик может сосредоточиться на алгоритмах обработки изображений (фильтрация, бинаризация, поиск объектов, компрессия и т. п.) без необходимости проектировать высокоскоростную приёмную часть.

Плата востребована в R&D систем машинного зрения, на производстве линий контроля, в научных лабораториях и вузах для лабораторных работ по цифровой обработке изображений, высокоскоростным интерфейсам и архитектуре FPGA‑систем.

Основные преимущества
Готовый Camera Link‑приёмник на плате. Не нужно проектировать и разводить LVDS‑линии, подбирать терминирующие резисторы и бороться с джиттером — вся PHY‑часть уже реализована.
Поддержка разных конфигураций Camera Link. Совместимость с режимами Base, Medium и Full (разное число пар LVDS и пропускная способность) позволяет использовать широкий спектр промышленных камер.
Детерминированная передача кадров. Стабильная синхронизация и предсказуемые задержки критичны для систем контроля и автоматизации.
Структурированный выход для FPGA. Данные приходят в виде потока пикселей, сигналов HSync/VSync, валидности данных и служебных флагов — удобно для буферизации, анализа и маршрутизации.
Совместимость с HSMC и GX‑ПЛИС. Работает с платами на базе Stratix, Arria, Cyclone GX с трансиверами и HSMC.
Референсный дизайн и примеры. Исходный код на Verilog и примеры проектов ускоряют старт и снижают порог входа.
Развитая индикация. Светодиоды статуса линка, синхронизации и ошибок позволяют быстро локализовать проблемы без сложных измерительных приборов.
Простота установки. Модуль вставляется в HSMC, питание и управление идут через разъём, не требуется отдельный блок питания. 

Технические характеристики

Параметр	Значение
Производитель	Terasic (или совместимые аналоги)
Тип модуля	Дочерняя плата (daughter card) для HSMC
Назначение	Приём видеопотока по Camera Link, передача данных в FPGA
Интерфейс к FPGA	HSMC (High‑Speed Mezzanine Connector)
Входной интерфейс	Camera Link (розетка MDR‑26)
Поддерживаемые режимы	Base, Medium, Full (зависит от ревизии и FPGA)
Скорость передачи	До ~2,04 Гбит/с на пару LVDS; суммарно до ~6,12 Гбит/с в режиме Full
Формат данных на выходе FPGA	Поток пикселей + HSync, VSync, Data Valid, служебные флаги
Питание	Через HSMC (12 В, 3,3 В); встроенные DC/DC и стабилизаторы
Индикация	Светодиоды статуса Camera Link‑линка, синхронизации, ошибок
Поддерживаемые FPGA	Stratix IV GX, Stratix V GX, Arria V GX, Cyclone V GX и другие GX‑семейства с трансиверами и HSMC
Особенности разводки	Оптимизирована под высокие скорости, контроль импеданса, минимизация перекрёстных наводок
Совместимость с ПО	Quartus Prime, Platform Designer, Signal Tap, референсные проекты Camera Link RX

Области применения
Плату удобно использовать для следующих задач:
Захват и анализ видео с промышленных камер. Получение кадров в реальном времени, проверка синхронизации, анализ качества сигнала и стабильности линка.
Цифровая обработка изображений на FPGA. Фильтрация, морфологические операции, детекция границ, поиск объектов, бинаризация и другие алгоритмы с жёсткими требованиями к задержкам.
Разработка систем машинного зрения. Прототипирование конвейеров обработки: захват → буферизация → анализ → принятие решения (например, «брак/годен»).
Создание мостов и конвертеров. Преобразование Camera Link в другие интерфейсы (HDMI, MIPI, LVDS, Ethernet и т. п.) с аппаратным ускорением на FPGA.
Тестирование камер и видеосистем. Использование в качестве референсного приёмника для проверки источников сигнала (камер, генераторов тестовых паттернов).
Обучение и лабораторные работы. Изучение Camera Link, LVDS, кадровой синхронизации, принципов потоковой обработки изображений и архитектуры FPGA‑видеосистем.
Исследовательские проекты. Аппаратная реализация алгоритмов компрессии, шифрования, трекинга и других функций с детерминированными задержками. 

Поддержка и интеграция
Карта полностью интегрируется в экосистему Intel FPGA:
Quartus Prime — для синтеза, трассировки, временных ограничений и загрузки конфигурации.
Platform Designer (Qsys) — для построения системной шины, подключения видеоинтерфейсов, генерации HDL‑обвязки и управления потоками данных.
Signal Tap и System Console — для внутрисхемного захвата сигналов, чтения регистров приёмника и диагностики ошибок линка.
Референсные проекты и IP‑ядра — готовые блоки для инициализации Camera Link, обработки синхронизации, буферизации кадров и формирования выходных потоков.
Примеры на Verilog — позволяют быстро запустить приём кадров, проверить линк и начать разработку собственной логики обработки.
Для старта достаточно установить плату в HSMC‑слот хост‑платы, подключить промышленную камеру (через кабель MDR‑26), загрузить референсный проект (приём и вывод кадров либо простая индикация статуса) и проверить линк, синхронизацию и отсутствие потерь кадров.

Комплект поставки
В стандартный комплект входят:
плата CLR‑HSMC;
документация (руководство пользователя, схемы, распиновки HSMC и MDR‑26, рекомендации по настройке Camera Link, временные ограничения и советы по отладке);
гарантийные и сопроводительные документы;
референсный дизайн (исходные коды на Verilog, файлы проектов Quartus).
Промышленные камеры, кабели MDR‑26, хост‑плата с HSMC, ПК с Quartus и ПО, осциллограф, логический анализатор в комплект не входят.

Дополнительные аксессуары
Для полноценной работы и расширенного тестирования рекомендуется использовать:
промышленную камеру с выходом Camera Link — для проверки линка и качества приёма;
кабель Camera Link (MDR‑26) нужной длины и категории — для подключения камеры к плате;
хост‑плату с HSMC на базе GX‑семейства ПЛИС — как вычислительную основу для обработки видео;
ПК с Quartus Prime и Platform Designer — для разработки, моделирования и отладки проектов;
осциллограф и логический анализатор — для диагностики проблем на линиях, проверки глазковых диаграмм LVDS и временных диаграмм синхронизации;
референсные проекты и IP‑ядра — для быстрого старта и сокращения времени на базовую инициализацию;
ПО для тестирования камер (генераторы тестовых паттернов, утилиты анализа кадров, измерения задержек) — если тесты выполняются с хост‑системы. 

Почему стоит использовать CLR‑HSMC для прототипирования и отладки
Карта позволяет сосредоточиться на разработке алгоритмов обработки изображений, не отвлекаясь на проектирование физического уровня и разводку высокоскоростных LVDS‑линий. Поддержка разных режимов Camera Link (Base/Medium/Full) даёт гибкость при выборе камер, а референсный дизайн и развитая индикация заметно ускоряют отладку. Это особенно важно при создании систем машинного зрения и контроля качества, где критичны стабильность линка, отсутствие потерь кадров и минимальные задержки.