ETHERNET-карта HSMC

Ethernet‑карта HSMC от Terasic (часто встречается как HSMC‑NET) — это модуль расширения, который даёт FPGA‑плате полноценный Gigabit Ethernet‑интерфейс через высокоскоростной разъём HSMC. На плате установлен физический трансивер (PHY, например, Texas Instruments DP83867 или аналог) и вся необходимая обвязка: тактовый генератор, цепи согласования, разъёмы и индикация.

Ключевая идея — не проектировать Ethernet‑тракт самостоятельно, а использовать готовый модуль: FPGA получает данные по стандартному MAC‑интерфейсу (GMII/RGMII/MII), а PHY отвечает за физический уровень (1000BASE‑T, Cat 5e/6). Это сильно ускоряет разработку: можно сразу реализовывать MAC‑логику, IP‑стек, DMA, сокеты и прикладные протоколы на ПЛИС.

Плата востребована в учебных курсах по FPGA и сетям, прототипировании сетевых ускорителей, IoT‑шлюзов, промышленных контроллеров, а также в стендах для тестирования сетевых стеков и отладки временных ограничений. В комплекте обычно идут референсные проекты: простой эхо‑сервер, передача пакетов, работа с DMA и базовыми IP‑протоколами.

Основные преимущества
Готовый PHY и физический тракт. Не нужно подбирать трансивер, разводить дифференциальные пары, согласовывать импеданс и думать про электромагнитную совместимость — всё уже сделано.
Поддержка 10/100/1000 Mbps. Автосогласование и стабильная работа по Cat 5e/6 без дополнительных настроек.
Стандартные MAC‑интерфейсы. Поддержка GMII/RGMII/MII позволяет гибко подключать к разным FPGA и использовать готовые IP‑ядра.
Удобная индикация и диагностика. Светодиоды статуса линка, скорости и активности трафика упрощают проверку работы без анализа пакетов.
Прямая совместимость с HSMC. Простая установка в HSMC‑слот без переходников и сложной настройки.
Готовность к обучению и прототипированию. Референсные проекты позволяют быстро проверить линк, отправить/принять пакеты и перейти к реализации собственной логики.
Совместимость с экосистемой Intel FPGA. Полная интеграция с Quartus Prime, Platform Designer (Qsys), Nios II и IP‑ядрами Ethernet MAC.

Технические характеристики

Параметр	Значение
Производитель	Terasic
Тип устройства	HSMC‑дочерняя плата (Mezzanine Card) с Ethernet PHY
Назначение	Добавление Gigabit Ethernet в FPGA‑системы через HSMC
Интерфейс к FPGA	HSMC (HPC), поддержка LVDS и single‑ended линий
Ethernet PHY	TI DP83867IR или аналог (1000BASE‑T/100BASE‑TX/10BASE‑T)
Поддерживаемые скорости	10 Mbps, 100 Mbps, 1000 Mbps (автосогласование)
MAC‑интерфейс	GMII / RGMII / MII (в зависимости от ревизии и проекта)
Разъём	RJ‑45 с интегрированными трансформаторами и LED‑индикацией
Тактирование	Встроенный генератор (обычно 25 МГц)
Индикация	Светодиоды линка, скорости, активности трафика
Питание	Через HSMC от основной FPGA‑платы (3.3 В, иногда 1.8 В для логики)
Совместимые платы	Платы с HSMC: DE2‑115, DE3, SoCKit, TR‑серии, Apollo и аналоги на базе Cyclone V/Arria V/Stratix V и др.
Совместимость с ПО	Quartus Prime, Platform Designer (Qsys), Nios II, Signal Tap, референсные проекты Terasic, IP‑ядра Ethernet MAC

Области применения
Плату удобно использовать для следующих задач:
Прототипирование сетевых устройств на FPGA. Реализация собственных MAC, простых IP‑стеков, UDP/TCP, ARP, ICMP, DHCP и прикладных протоколов.
Сетевые ускорители и offload‑модули. Вынос части сетевой обработки (фильтрация, классификация, агрегация пакетов) на ПЛИС с передачей результатов в CPU.
IoT‑шлюзы и встраиваемые контроллеры. Сбор данных с датчиков и передача по Ethernet, реализация MQTT/HTTP поверх FPGA‑логики.
Учебные проекты по сетям и FPGA. Изучение принципов Ethernet, структуры кадров, CRC, автосогласования, временных ограничений и синхронизации.
Тестовые генераторы и анализаторы трафика. Генерация тестовых пакетов, измерение задержек, джиттера, проверка корректности обработки кадров.
Промышленные и телеком‑стенды. Верификация совместимости, нагрузочное тестирование, проверка устойчивости к помехам и нестандартным пакетам.
Отладка DMA и буферизации. Реализация кольцевых буферов, дескрипторов, прерываний и конвейеров для эффективной передачи данных между Ethernet и памятью FPGA.

Поддержка и интеграция
Плата полностью интегрируется в экосистему Intel FPGA:
Quartus Prime — для трассировки высокоскоростных линий, временных ограничений, настройки PLL и загрузки конфигурации.
Platform Designer (Qsys) — для построения системной шины, подключения IP‑ядер Ethernet MAC, контроллера DMA, памяти и пользовательской логики.
Nios II — для запуска софт‑процессора и реализации IP‑стека, сокетов, прикладных протоколов и управления периферией.
Signal Tap и System Console — для внутрисхемного анализа сигналов, чтения регистров PHY/MAC, диагностики ошибок линка и временных диаграмм.
Референсные проекты и IP‑ядра — готовые блоки для инициализации PHY, обработки кадров, DMA и типовых сценариев.
Для старта достаточно установить Ethernet‑карту HSMC в HSMC‑слот совместимой FPGA‑платы, подключить Ethernet‑кабель к коммутатору или ПК, загрузить референсный проект в Quartus и проверить базовые сценарии: инициализацию PHY, автосогласование, отправку/приём тестовых кадров, чтение статусов линка и скорости.

Комплект поставки
В стандартный комплект входят:
плата Ethernet‑карты HSMC;
крепёжные элементы (винты, стойки);
документация (руководство пользователя, схемы, распиновка HSMC, рекомендации по подключению и отладке, временные ограничения);
гарантийные и сопроводительные документы;
демо‑проекты и примеры кода (файлы Quartus, IP‑ядра, скрипты инициализации, примеры эхо‑сервера, передачи пакетов, работы с DMA).
Ethernet‑кабели, внешние коммутаторы/ПК, USB‑Blaster (если требуется), хост‑ПК с ПО, измерительные приборы (осциллограф ≥200–500 МГц, логический анализатор) в комплект не входят.

Дополнительные аксессуары
Для полноценной работы и расширенного тестирования рекомендуется использовать:
Ethernet‑кабель Cat 5e или Cat 6 хорошего качества — для стабильного линка на 1 Гбит/с.
Сетевой коммутатор или маршрутизатор (или ПК с Ethernet‑портом) — для проверки линка и обмена пакетами.
Хост‑ПК с Quartus Prime и Platform Designer — для разработки, моделирования и отладки проектов.
USB‑Blaster (или совместимый программатор) — для загрузки конфигурации FPGA.
Измерительные приборы: осциллограф (≥200–500 МГц), логический анализатор — для анализа тактовых и данных линий, проверки временных диаграмм и диагностики ошибок.
ПО для анализа трафика (Wireshark и аналоги) — для просмотра и анализа Ethernet‑кадров, проверки CRC, задержек и корректности протокола.
Корпуса и крепления — если плата используется в составе законченного устройства или стенда.

Почему стоит использовать Ethernet‑карту HSMC для прототипирования и обучения
Ethernet‑карта HSMC даёт готовый, корректно разведённый и проверенный Ethernet‑интерфейс: вся критическая часть (PHY, дифференциальные пары, согласование, генераторы) уже реализована, а FPGA отвечает за цифровую логику, MAC, буферы и протоколы. Это позволяет быстро проверять сетевые проекты, не тратя месяцы на разводку и отладку физического уровня. Особенно ценно в учебных лабораториях и при разработке сетевых ускорителей, где важны скорость прототипирования, стабильность линка и возможность гибкой настройки временных ограничений.