Плата DE1-SoC

DE1‑SoC — это отладочная плата Terasic на базе системы на кристалле (SoC) Intel (ранее Altera) Cyclone V, где в одном чипе объединены программируемая логика (FPGA) и двухъядерный процессор ARM Cortex‑A9 (Hard Processor System, HPS). Такое решение позволяет реализовывать как чисто аппаратные проекты на FPGA, так и гибридные: софт на ARM (в том числе Linux) плюс аппаратные ускорители на ПЛИС.

Ключевая особенность платы — широкий набор интерфейсов «из коробки» и развитая пользовательская периферия: видео (HDMI/VGA), аудио, Ethernet, USB‑хост, ТВ‑вход, АЦП с 8 каналами, G‑сенсор, семисегментный дисплей, кнопки, переключатели и светодиоды. Это делает DE1‑SoC удобной для наглядной демонстрации работы проектов: от простых счётчиков до обработки видео, сетевых узлов и систем реального времени.

Плата активно используется в вузах для курсов по FPGA, цифровой схемотехнике, встраиваемым системам и SoC‑архитектуре. На ней удобно осваивать Quartus, Platform Designer, Nios II, а также запускать Linux на HPS и взаимодействовать с FPGA через интерфейсы AXI.

Основные преимущества
Гибридная архитектура SoC. Одновременное использование ARM Cortex‑A9 и FPGA для разделения задач: управление и ОС на ARM, критичные по времени или параллельные операции — на FPGA.
Развитая видео- и аудиоподсистема. HDMI и VGA позволяют сразу выводить результаты (тестовые кадры, меню, графики), а аудиокодек и разъёмы — работать со звуком.
Наличие высокоскоростной памяти. DDR3 (1 ГБ) для HPS и отдельная память на стороне FPGA обеспечивают буферизацию и обработку трафика, изображений, сетевых пакетов.
Богатая пользовательская периферия. Кнопки, переключатели, светодиоды, 6‑разрядный семисегментный индикатор и G‑сенсор упрощают отладку и демонстрацию.
Интерфейсы для расширения. Два 40‑пиновых разъёма расширения (36 GPIO каждый), LTC‑коннектор (SPI/I2C/GPIO), 10‑пиновый АЦП‑разъём позволяют подключать внешние модули и датчики.
Поддержка ТВ‑входа и декодера. Возможность захвата видеосигнала (NTSC/PAL/SECAM) и его дальнейшей обработки на FPGA — редкая и ценная опция для учебных проектов.
Полная совместимость с экосистемой Intel FPGA. Поддержка Quartus Prime, Platform Designer, Signal Tap, System Console, Nios II EDS, ModelSim/Questa, а также готовых BSP и образов Linux для HPS.
Удобство для обучения. Много готовых примеров, лабораторных и демопроектов, понятная разводка и наглядные результаты (видео, звук, индикация) ускоряют освоение технологии. 

Технические характеристики

Параметр	Значение
Производитель	Terasic
Модель ПЛИС	Intel Cyclone V SoC (например, 5CSEMA5F31C6)
Логические элементы (LE)	~85 000
DSP‑блоки	~66
Блоки памяти (M9K)	~3,9 Мбит
Процессорная часть (HPS)	2× ARM Cortex‑A9 (до ~800–900 МГц), L2‑кэш, периферия (USB, Ethernet, SD, I2C/SPI/UART, GPIO)
Память	1 ГБ DDR3 SDRAM (для HPS), 64 МБ SDRAM (на стороне FPGA), Flash‑память для конфигурации
Видео	HDMI (видео+аудио), VGA (через DAC), ТВ‑вход с декодером (NTSC/PAL/SECAM)
Аудио	24‑битный кодек, линейный вход/выход, вход микрофона
Сетевые интерфейсы	Ethernet 10/100/1000 (RJ‑45)
USB	USB‑Blaster II (для программирования), 2× USB 2.0 Host (ULPI), USB‑UART (microUSB)
АЦП	8 каналов, 12 бит, до 1 MSPS
Пользовательские элементы	4 кнопки, 10 переключателей, 11 светодиодов, 6‑разрядный 7‑сегментный дисплей, 2 кнопки сброса HPS, G‑сенсор (на HPS)
Разъёмы расширения	2× 40‑pin (36 GPIO каждый, с защитой), 1× 10‑pin ADC, 1× LTC (SPI Master, I2C, GPIO)
Питание	12 В DC (адаптер в комплекте)
Форм‑фактор	Стендовая плата (не PCIe)
Совместимость с ПО	Quartus Prime, Platform Designer, Signal Tap, System Console, Nios II EDS, ModelSim/Questa, BSP для HPS, образы Linux

Области применения
Плата подходит для следующих задач:
обучение цифровой логике, Verilog/VHDL, конечным автоматам и конвейерам;
лабораторные работы по FPGA и SoC, курсовые и дипломные проекты;
освоение Platform Designer и построения систем на Nios II и HPS;
прототипирование гибридных решений: ARM + аппаратные ускорители;
разработка видеосистем: захват ТВ‑сигнала, генерация HDMI/VGA‑кадров, простые фильтры и эффекты;
создание сетевых узлов, мостов, конвертеров протоколов на FPGA/HPS;
обработка сигналов и данных с АЦП: фильтрация, преобразование, визуализация;
проекты с датчиками и сенсорами (G‑сенсор, внешние модули через SPI/I2C);
отладка межпроцессорного взаимодействия (AXI, прерывания, разделяемая память);
запуск Linux на HPS и взаимодействие с FPGA для демонстрации встраиваемых решений;
учебные проекты по OpenCL для FPGA (ускорение вычислений).

Поддержка и интеграция
Плата полностью интегрируется в экосистему Intel FPGA:
Quartus Prime — для синтеза и трассировки проектов FPGA, временных ограничений и анализа мощности.
Platform Designer — для построения процессорных систем (Nios II или HPS), шин, периферии и генерации HDL‑обвязки.
Signal Tap — для внутрисхемного захвата сигналов и анализа временных диаграмм.
System Console — для мониторинга конфигурации и чтения/записи регистров.
Nios II EDS — для разработки и отладки встроенного ПО под Nios II.
BSP и образы Linux для HPS — для запуска ОС на ARM и разработки приложений (в т. ч. Qt, OpenCL).
ModelSim/Questa — для функционального и временного моделирования.
USB‑Blaster II — для загрузки конфигурации через JTAG.
Для старта достаточно подключить питание, соединить плату с ПК через USB, открыть Quartus и загрузить проект. Для SoC‑проектов дополнительно используют Platform Designer и BSP: например, «захват ТВ‑сигнала → фильтрация на FPGA → вывод на HDMI», «Linux на HPS + обмен данными с FPGA по AXI», «АЦП → обработка на FPGA → отображение на 7‑сегментном дисплее».

Комплект поставки
В стандартный комплект входят:
плата DE1‑SoC с ПЛИС Cyclone V SoC;
адаптер питания 12 В;
кабель USB (A–B) для программирования;
кабель USB (A–microUSB) для UART;
документация (руководство пользователя, схемы, распиновки, рекомендации по настройке);
ссылки на загрузку ПО (Quartus Prime, Nios II EDS, Platform Designer, примеры проектов, драйверы, BSP, образы Linux);
гарантийные и сопроводительные документы.

Дополнительные аксессуары
Для расширенных проектов рекомендуется использовать:
монитор/телевизор с HDMI или VGA — для вывода видео;
SD‑карту (от 4–8 ГБ) — для загрузки Linux на HPS;
осциллограф и логический анализатор — для отладки сигналов и временных диаграмм;
набор кабелей (Ethernet, аудио, переходники);
модули расширения под 40‑pin или LTC (АЦП/ЦАП, датчики, промышленные интерфейсы);
ТВ‑источник сигнала (тюнер, камера, приставка) — для работы с ТВ‑входом;
рабочую станцию с достаточным объёмом RAM — для Quartus, моделирования и сборки Linux‑образов.

Почему стоит использовать плату DE1‑SoC для обучения и прототипирования
DE1‑SoC даёт уникальную возможность увидеть «всю картину»: как софт на ARM взаимодействует с аппаратными ускорителями на FPGA, как данные проходят через интерфейсы AXI, как видео и звук обрабатываются в реальном времени. Благодаря богатой периферии результаты работы видны сразу (на экране, по индикаторам, через сеть), что особенно ценно для студентов и преподавателей. Наличие ТВ‑входа, АЦП и G‑сенсора выделяет плату среди других учебных решений и позволяет делать более прикладные проекты.